提出了一种具有 P/N 条带的阶梯分离式三栅 SOI LDMOS (P/N SSTG SOI LDMOS),它具有超低的导通电阻 (Ron,sp) 和低开关损耗。所提出的器件具有三重栅极 和阶梯式分裂栅极 (SSG)。 P条、N漂移和氧化沟在Z方向交替排列。同时,SSG位于N漂移区的氧化沟中,呈阶梯状分布。首先,TG增加沟道宽度(Wch)并具有调制电流分布的作用,导致较低的Ron、sp和较高的跨导(gm)。其次,SSGs作为场板帮助耗尽N-漂移区,增加N-漂移区的最佳掺杂浓度(Nd-opt)并进一步降低Ron,sp。此外,SSG 还具有调节电场分布以保持高击穿电压 (BV) 的效果。同时,由于引入了 SSG,栅漏电荷 (QGD) 和开关损耗降低。第三,在关断状态下,P条和SSGs多维辅助耗尽N漂移区,大大增加了Nd-opt。高度掺杂的 N 漂移区为电流提供了一个低电阻路径,这也进一步降低了 Ron,sp。与击穿电压几乎相等的三栅 (TG) SOI LDMOS 相比,P/N SSTG SOI LDMOS 的 Ron、sp 和 QGD 分别降低了 62% 和 63%